طراحی یک جمع کننده کامل 8بیتی با استفاده از تکنیکهای مختلف به منظور بهینه سازی توان مصرفی و افزایش سرعت

پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه علم و صنعت ایران
نویسنده افسانه حق نگهدار
استاد راهنما میرزا کوچکی
تعداد صفحات: ۱۵ صفحه ی اول
سال انتشار 1381

چکیده

هدف از این پایان نامه بررسی منطق ‏‎mcml‎‏ و مقایسه آن از لحاظ توان مصرفی و سرعت با منطقهای دیگر از جمله ‏‎cpl‎‏، ‏‎coms‎‏ و ‏‎domino‎‏ می باشد.نتایج بدست آمده نشان می دهد ، جمع کننده های 8بیتی با تکنیک ‏‎carry-lock-ahead(cla)‎‏ و منطقهای ‏‎cpl,modl ‎‏ و ‏‎dymcml‎‏ طراحی شده و آنها را از لحاظ توان مصرفی و سرعت مقایسه شده اند.

۱۵ صفحه ی اول

برای دانلود 15 صفحه اول باید عضویت طلایی داشته باشید

ثبت نام

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی یک تقویت کننده عملیاتیCMOS با توان مصرفی کم با استفاده از تکنیک راه اندازی از طریق بدنه

در این مقاله برآنیم، که تقویت‌کننده هدایت انتقالی (OTA1) در تکنولوژی CMOS را از طریق بدنه (Bulk Driven) راه اندازی کنیم. با این روش به مدارهایی با توان مصرفی پایین دست می‌یابیم که با توجه به پهنای باند مناسب آن، برای کاربردهای فرکانس بالا در وسایل مخابراتی بی‌سیم و لوازم پزشکی و... قابل استفاده است. OTA یکی ازساختارهای بنیادی تقویت‌کننده‌هاست. در دهه‌ی اخیر، طراحان مدارهای آنالوگ به ...

متن کامل

طراحی یک تقویت کننده عملیاتیCMOS با توان مصرفی کم با استفاده از تکنیک راه اندازی از طریق بدنه

متن کامل

طراحی تمام جمع کننده هیبرید با توان مصرفی پایین و سرعت بالا

در این پایان نامه پارامترهای مهم در مدارات دیجیتال توضیح داده شده و چند سلول جمع کننده متداول مورد بررسی قرار گرفته است. ایده های مختلفی که در پیاده سازی مدارات جمع کننده وجود داشته، شبیه سازی شده است. در پیاده سازی مدار سلول جمع کننده، در بعضی از مقالات طبقات ورودی و در بعضی دیگر طبقات خروجی متفاوت است. در مقالات متفاوت از منطق های cmos مکمل، نسبتی، ترانزیستور عبوری مکمل، گیت های انتقال و تابع...

15 صفحه اول

بهینه سازی نحوه تکمیل چاه های یک میدان به منظور افزایش تولید با استفاده از نرم افزارPROSPER

متن کامل

مقایسه تأثیر وضعیت طاق باز و دمر بر وضعیت تنفسی نوزادان نارس مبتلا به سندرم دیسترس تنفسی حاد تحت درمان با پروتکل Insure

کچ ی هد پ ی ش مز ی هن ه و فد : ساسا د مردنس رد نامرد ي سفنت سرتس ي ظنت نادازون داح ي سکا لدابت م ي و نژ د ي سکا ي د هدوب نبرک تسا طسوت هک کبس اـه ي ناـمرد ي فلتخم ي هلمجزا لکتورپ INSURE ماجنا م ي دوش ا اذل . ي هعلاطم ن فدهاب اقم ي هس عضو ي ت اه ي ندب ي عضو رب رمد و زاب قاط ي سفنت ت ي هـب لاتـبم سراـن نادازون ردنس د م ي سفنت سرتس ي لکتورپ اب نامرد تحت داح INSURE ماجنا درگ ...

متن کامل

طراحی یک تمام جمع کننده جدید برای کاربردهای سرعت بالا و توان مصرفی پائین در تکنولوژی 65نانو متر سی ماس

طراحی یک تمام جمع کننده بهینه با استفاده از روشی جدید به نحوی است که با استفاده از کمترین ترانزیستور، توان مصرفی و تاخیر انتشار کاهش یابد و سرعت عملکرد افزایش یابد. سپس مدارات طراحی شده با نرم افزارهای مربوطه مانندhspice و ... شبیه سازی شده و اجرا می شود و نتایج بدست آمده با نتایج کارهای انجام شده قبلی در مقالات و مستندات مقایسه و نتایج بهبود یافته ارائه می شود

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید

ذخیره در منابع من قبلا به منابع من ذحیره شده

{@ msg_add @}

نوع سند: پایان نامه

وزارت علوم، تحقیقات و فناوری - دانشگاه علم و صنعت ایران

کلمات کلیدی

سرعت بهینه سازی جمع کننده جریان الکتریکی طراحی مصرف بهره وری بهره‏‎‎‏ وری بهره وری بهره‏ وری افزایش کیفیت وکاهش قیمت اثربخشی وکارایی

میزبانی شده توسط پلتفرم ابری doprax.com